自律再構成ハードウェアシステムの構築

顔写真

氏名
菅原英子
E-mail
ume56@akita-nct.ac.jp
職名
講師
学位
博士(情報科学)
所属学会・協会
電子情報通信学会
キーワード
自律再構成、故障補償、ディジタル回路設計
技術相談
提供可能技術
・ハードウェアシステムの故障補償
・FPGAを用いたディジタル回路の設計・実装

研究内容

自律的な故障補償が可能なハードウェアニューラルネットワークシステム

 ニューラルネットワークはパターン認識やデータマイニングなど様々な場面で利用されている。一般にはソフトウェアシミュレーションにより実行されるが、ニューラルネットワークのハードウェア化(専用システム構築)は汎用計算機によるソフトウェアシミュレーションに比べ高速実行が可能になる、他機器への組み込みが容易になるなどの利点があり、研究・開発が行われている。ニューラルネットワークに限らず、ハードウェアシステムを設計する場合、現在の技術ではハードウェア上に発生する故障は避けられず、何らかの故障対策が必要不可欠である。本研究では、故障補償機構を組み込むことで外部の計算機を用いずに自律的に故障を検出・補償する階層型ニューラルネットワークシステムを提案する。
 階層型ニューラルネットワークは複数のニューロンを含む入力層・中間層・出力層で構成され、各ニューロンが隣接する層の全ニューロンと結合重みを通して完全結合される。入力層に渡された入力パターンは中間層、出力層で順次処理され、最終的な処理結果が出力パターンとして出力層から得られる。階層型ニューラルネットワークのハードウェアシステムとは複数の演算素子が階層型のネットワークを形成する処理システムであり、演算素子(ニューロン)、メモリ(結合重み)、配線(ニューロン間結合)で構成される。故障補償手法として、予備回路を用いて故障箇所を物理的に切り離す冗長手法と、結合重みの更新によりネットワークから故障の影響を取り除く重み学習手法の二つがある。冗長手法は短時間で効果的な故障補償が可能だが、故障補償能力と回路規模にトレードオフの関係が存在する。また、重み学習手法では、結合重みの更新に長時間を要する、完全に補償できるとは限らないといった問題がある。そこで、本研究では二つの手法を組み合わせた故障補償機構を階層型ニューラルネットワーク回路に組み込んだ。比較的少量の故障発生時には冗長手法により短時間で故障箇所を取り除くことができ、予備回路以上の故障が発生した場合には、冗長手法で取り除けない故障を重み学習手法により補償できる。提案するシステムの構成を図1に示す。

ume561

図1 階層型ニューラルネットワークシステムの概要

提供可能な設備・機器

名称・型番(メーカー)
FPGAボード(Xilinx社製FPGA搭載、東京エレクトロンデバイス他)  

Contact お問い合わせ

疑問などありましたらお気軽にお尋ねください。

ニーズ・シーズ調査フォームへ

参加申請フォーム(募集中)へ

お問い合わせフォームへ

address 連絡先

秋田工業高等専門学校
COC+事務局

〒011-8511
秋田県秋田市飯島文京町1番1号

TEL:018-847-6108(COC+事務局)
FAX:018-857-3191

Contact お問い合わせ

このページの先頭へ戻る